Laporan Akhir Percobaan 1 Kondisi 2
Pada rangkaian terdapat 2 ic yaitu:
- 7474 (D Flip-flop)
pada ic terdapat:
- D sebagai input
- R (reset)
- S (set)
- CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 7474 akan aktif high
- Q sebagai output
- Q' merupakan kebalikan Q
- 74LS112(JK Flip-flop)
pada ic terdapat:
- J dan K sebagai input
- R (reset)
- S (set)
- CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112 akan aktif low
- Q sebagai output
- Q' merupakan kebalikan Q
setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian D flip-flop dan JK flip-flop pada percobaan kondisi 2 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B2-B6 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama D flip-flop dan JK flip-flop berada dalam keadaan reset akan tetap bernilai 0.
5. Video Rangkaian[Kembali]
Tidak ada komentar:
Posting Komentar