Laporan Akhir Percobaan 2 Kondisi 4
74LS112(JK Flip-flop)
pada ic terdapat:
- J dan K sebagai input = T
- R (reset)
- S (set)
- CLK akan mengatur ic untuk aktif dan mati, dimana untuk ic 74LS112 akan aktif low
- Q sebagai output
- Q' merupakan kebalikan Q
setiap input pada ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian T flip-flop pada percobaan kondisi 4 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga walaupun saklar B2 = clok tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama T flip-flop berada dalam keadaan reset akan tetap bernilai 0.
5. Video Rangkaian[Kembali]
Tidak ada komentar:
Posting Komentar